# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-148679

(43)Date of publication of application: 07.06.1996

(51)Int.CI.

H01L 29/78 H01L 21/336 H01L 21/8238 H01L 27/092 H01L 21/8244 H01L 27/11 H01L 21/8247 H01L 29/788

H01L 29/792

(21)Application number: 06-286906

(71)Applicant:

HITACHI LTD

(22)Date of filing:

21.11.1994

(72)Inventor:

KURODA KENICHI

**IKEDA SHUJI** 


MIYAZAWA HIDEYUKI TANIGUCHI YASUHIRO OKUYAMA KOSUKE

### (54) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE, AND ITS MANUFACTURE

(57)Abstract:

PURPOSE: To materialize the improvement of driving capacity and the speed up by reducing the parasitic resistance and the parasitic capacity of a micronized MISFET.

CONSTITUTION: An n-channel type MISFETQn in composed of a gate electrode 6 made on the main face of a p-type well 2 through a gate insulating film 5, a heavily doped n+-type semiconductor region 11 made in the p--type well 2, an n-type semiconductor region 12 made to surround this n+-type semiconductor region 11, and a lightly doped n-type semiconductor region 8 made between this n-type semiconductor region 12 and the channel region below the gate electrode 6. Accordingly, the concentration of impurities in the n-type semiconductor region 12 is set to roughly the middle between the heavily doped n+-type semiconductor region 11 and the lightly doped n--type semiconductor region 8.



#### LEGAL STATUS

[Date of request for examination]

08.11.2001

[Date of sending the examiner's decision of rejection]

17.12.2002

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

	The second second	* * * * * * * * * * * * * * * * * * *			
		,	4) may 411		
9		•			
		. (			
		j. 19 <del>4</del> 0.			
B.			1 1)		•
	· ·				*1
		**		3 }	
	· ·				
	· (4)		*		
				**************************************	
				·	.*
				•	
			* 0 *		
1					
· · · · · · · · · · · · · · · · · · ·					
	1, 1, 2, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,				
	rank.				
	**************************************				Ì
			.5.	*	·
	The state of the s				
وي الرواز و ويواز و فوار و الراز و وواد		<u> </u>		m. To the state of	

(19)日本国特許庁(JP)

### (12) 公開特許公報(A)

(11)特許出顧公開番号

特開平8-148679

(43)公開日 平成8年(1996)6月7日

(51) Int.Cl.\*

識別記号

疗内整理番号

F 1

技術及宗儒所

H01L 29/78

21/336 21/8238

HOIL 29/78

301 L

27/08

321 E

審査請求 未請求 請求項の数16 OL (全 26 頁) 最終頁に続く

(21)出願番号

特顯平6-286906

(71) 出頭人 000005108

株式会社日立具作所

(22) / 山瀬 日

平成6年(1994)11月21日

東京都千代田区神田駿河台四丁目6番地

(72)発明者 黒田 議一

東京都小平市上水本町5丁目20番1号 株

式会社日立製作所半導体事業部內

(72)発明者 池田 修二

北京都小平市上水本町5丁目20番1号 株

式会社日立製作所半導体事業部內

(72)発明者 官択 英之

東京都青梅市今井2326番地 株式会社日立

製作所デバイス開発センタ内


(74)代理人 弁理士 筒井 大和

最終責に続く

(54) 【発明の名称】 半導体集積同路装置およびその製造方法 (57)【英約】

【目的】 微細化されたMISFETの寄生抵抗、寄生 容量を低減し、駆動能力の向上、高速化を実現する。 【構成】 nチャネル型MISFETQnは、ゲート絶 緑膜5を介してp-型ウエル2の主面上に形成されたゲート電極5と、p-型ウエル2に形成された高不純物源 度のn+型半導体領域11と、このn+型半導体領域1 1を取り囲むように形成された n型半導体領域 12と、 この n 型半導体領域 1 2 とゲート電極 5 の下部のチャネ ル領域との間に形成された低不純物濃度の n - 型半導体 領域8とで構成され、n型半導体領域12の不純物濃度 は、高不純物濃度のn+型半導体領域11と低不純物濃 度のn-型半導体領域8のほぼ中間程度に設定される。

3 1



#### 【待許請求の範囲】

(請求項 1] MISFETTを有する半導体集接回路等であって、前記MISFETは、第1等等等等であって、前記MISFETは、第1等等等等等であって、前記MISFETは、第1等等等であった。一個であって、前記MISFETは、第2時の方式を表現の第1半導体がである。第1半導体がである。第1半導体がである。第1半導体がである。第1半導体がである。第1半導体がである。第1半導体がである。第1半導体がである。第1半導体がである。第1半導体がである。第1半導体がでは、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第1等では、第

【詩求項 3】 MISFETを有する半導体集積回路装 置であって、前記MISFETは、第1英電型の半築体 **荃帳の主面上にゲート絶縁膜を介して設けられたゲート** 電優と、前記ゲート電極の両側の前記半導体基板の主面 に設けられた第2導電型の第1半導体領域と、前記第1 半盗体領域を取り囲むように設けられ、前記第1半盗体 領域よりも不純物濃度の低い第2迄電型の第2半導体領 頃と、前記第2半導体領域と前記ゲート電極の下部のチ ヤネル領域との間に設けられ、前記第2半導体領域より も不純物濃度の低い第2英電型の第3半英体領域と、前 記チャネル積極、前記第1半導体積極、前記第2半導体 領垣および前記第3半導体領域の全体を取り囲むように 設けられ、前記半導体基板よりも不純物濃度の高い第 1 導電型の第5半導体領域とを備えていることを特徴とす る半導体集積回路装置。

[請求項 4] MISFETを有する半導体集積回路装置であって、前記MISFETは、第二等電型の半導体基積の主面上にゲート絶縁膜を介して設けられたゲート電極と、前記ゲート電極の両側の前記半導体積極を取り囲むように設けられた第2導電型の第1半導体積極を取り囲むように設けられ、前記第2半導体積極を取り囲むように設けられ、前記第2半導体積極を取り囲むように設けられ、前記第2半導体積極を取り囲むように設けられ、前記第2半導体積極と以りの形式を電型の低い第2等電型

の第6半導体領域と、前記チャネル領域、前記第1半導体領域、前記第2半導体領域および前記第6半導体領域の全体を取り囲むように設けられ、前記半導体基板よりも不純物濃度の高い第1導電型の第5半導体領域とを確えていることを特徴とする半端体生は同時は要

.....

えていることを特徴とする半路体集接回路装置。 【請求項 5】 MISFETを有する半路体集接回路装 置であって、前記MISFETは、第1〜年型の半海体 **荃板の主面上にゲート絶縁膜を介して設けられたゲート** 電極と、前記ゲート電極の両側の前記半迄休基板の主面 に設けられた第2導電型の第1手導体領域と、前記第1 半導体 積減を取り囲むように設けられ、前記第1半導体 領域よりも不純物濃度の低い第2英電型の第2半導体領 域と、 前記 ゲート電極の側面に設けられたサイドウォー ル・スペーサの下部に位置すると共にその底部が前記第 2半導体領域の底部よりも深い位置に設けられ、前記第 2半姿体領域よりも不純物濃度の低い第2姿電型の第7 半導体領域と、前記チャネル領域、前記第1半導体領 域、前記第2半導体領域および前記第7半導体領域の全 体を取り囲むように設けられ、前記半導体基板よりも不 純物濃度の高い第1等電型の第5半導体領域とを備えて いることを特徴とする半導体集積回路装置。

【請求項 5】 請求項 1~5のいずれか1項 に記載の半 连体集接回路装置であって、前型MISFETの前記ゲ ート電極、前記第1半導体領域のうち、少なくとも前記 第1半導体領域の表面に低抵抗層を設けたことを特徴と する半導体集接回路装置。

【請求項 7】 nチャネル型MISFETとpチャネル型MISFETで集経回路を構成した半導体集経回路装置であって、前記nチャネル型MISFET、前記pチャネル型MISFETの少なくとも一方を請求項 1~6のいずれか1項に記載のMISFETで構成したことを特徴とする半導体集接回路装置。

【請求項 8】 ロチャネル型MISFETとロチャネル型MISFETとロチャネル型MISFETを集接回路を構成した半導体集接回路装置であって、前記ロチャネル型MISFETを請求項 1~5のいずれか1項に記載のMISFETで構成したことを持数とする半導体集接回路装置。

【請求項 9】 請求項 1~8のいずれか1項 に記載の半 等体集積回路装置であって、前記半導体基板を、前記M 「SFETのソース領域、ドレイン領域の底部に接する ように絶縁層を設けたSOI基板で構成したことを特徴 とする半導体集積回路装置。

【請求項 10】 請求項 1~9のいずれか 1項 に記載の 半連体集積回路装置であって、前記半導体基板を、低不 純物濃度の半導体基板と、その上部に設けられた高不純 物濃度の半導体基板と、さらにその上部に設けられた低 不純物濃度の、あるいは不純物を含まないエピタキシャ ル半導体層とで構成し、前記エピタキシャル半導体層の 主面に前記MISFETを形成したことを特徴とする半 導体集積回路装置。

【請求項 11】 情報の書込み、あ るいは消去を電気的 に行う不揮発性メモリを備えた半導体集積回路装置であ 前記不揮発性メモリを構成するMISFETおよ び周辺回路を構成するMISFETのそれぞれのソース 領域、ドレイン領域を、請求項 1~5のいずれか1項 に 記載のMISFETのソース領域、ドレイン領域と同一 構造で構成し、前記不揮発性メモリを構成するMISF ETの前記第3半導体領域の不純物濃度を、前記周辺回 路を構成するMISFETの前記第3半導体領域の不純 物温度よりも高くしたことを特徴とする半導体集積回路

半導体基板の主面上に設けられた一対 【請求項 12】 の負荷用MISFET、一対の駆動用MISFETおよ び一対の転送用MISFETでメモリセルを構成したS RAMを有する半導体集積回路装置であ って、前記負荷 用MISFETおよび前記駆動用MISFETを請求項 3記載のMISFETと同一構造で構成したことを特徴 とする半導体集積回路装置。

【請求項 13】 請求項 12記載の半導体集積回路装置 であ って、前記転送用MISFETには、前記第5半導 体領域を設けないことを持敬とする半導体集積回路装

【請求項 14】 所定の英電型の半導体基板に第1導電 型のウエルを設け、前記ウエルの主面上に請求項 1~5 のいずれか1項 に記載のMISFETを形成する工程を 備えた半姿体集積回路装置の製造方法であ って、前記半 **遂体基板の主面に無酸化法で素子分離用の厚いフィール** ド絶縁膜を形成した後、前記半導体基板の主面に不純物 を導入 し、次いで、前記半導体基板を熱処理して前記不 純物を引き延ばし拡散させることにより、前記ウエルを 形成することを特徴とする半導体集積回路装置の製造方

【請求項 15】 請求項 1記載のMISFETを有する 半導体集積回路装置の製造方法であって、(1)第1導 竜型 の半導体基板の主面上にゲート絶縁膜を介してゲー ト電極を形成する工程と、(2)前記ゲート電極の両側 の前記半速体基板の主面に、前記ゲート電極をマスクに して不純物を導入することにより、第2導電型の第3半 海体領域を形成する工程と、 (3) 前記ゲート電極の両側の前記半路体萎板の主面に、前記ゲート電極およびそ の側面に形成したサイドウォール・スペーサをマスクに して不純物を導入することにより、第2導電型の第1半 記サイドウォール・スペーサをマスクにして不純物を築 入することにより、第2導電型の第2半導体領域を形成 する工程と、を含むことを特徴とする半導体集積回路装 置の製造方法。

【請求項 16】 請求項 8記載の半導体集積回路装置の 製造方法であ って、(1)半導体基板の主面上のnチャ

ネル型MISFET形成領域とpチャネル型MISFE T形成領域にゲート絶縁膜を介してゲート電極を形成す る工程と、(2)前記nチャネル型MISFET形成領 域の主面に、 前記ゲート電極をマスクにしてリンまたは ヒ素あ るいはリンとヒ素を注入して n型半導体領域を形 成する工程と、(3)前記 pチャネル型MISFET形 成領域の主面に、前記ゲート電極をマスクにしてホウ素 またはフッ化ホウ素を注入して p型半導体領域を形成す る工程と、(4)前記n チャネル型MISFET形成領 域の主面に前記ゲート電極およびその側面に形成したサ イドウォール・スペーサをマスクにしてヒ素を注入して □型半導体領域を形成する工程と、 (5) 前記□チャネル型MISFET形成領域の主面に、前記ゲート電極お よびその側面に形成 したサイドウォール・スペーサをマ スクにしてリンを注入してn型半導体領域を形成するエ 程と、(5)前記 p チャネル型MISFET形成領域の 主面に、前記ゲート電極およびその側面に形成したサイ ドウォール・スペーサをマスクにしてホウ犇またはフッ 化ホウ素を注入して p型半導体領域を形成する工程と、 を含む ことを特徴とする半導体集積回路装置の製造方

[発明の詳細な説明]

[0001]

【産業上の利用分野】本発明は、半導体集積回路装置およびその製造技術に関し、特に、微細化されたMISF E T (Metal-Insulator-Semiconductor-Field-Effective -Transister)の駆動能力の向上に適用して有効な技術に 関するものであ る。

[0002]

【従来の技術】メモリやマイクロプロセッサを始めとす るLSIの高集技化、高性能化を実現するためには、L SIを構成する素子の微細化技術、高性能化技術が不可 欠であ る。現在、LSIを構成する素子としては主にM ISFETが使用されていることから、MISFETを いかに微細化 し、そして高性能化するかが重要な課題と なる.

【〇〇〇3】MISFETを微細化する上で考慮すべき

点には、次のような項 目があ る。

【〇〇〇4】(1)ドレイン領域とチャネル領域の近傍 の高電界領域で発生するチャネルホットエレクトロンに よるMISFETの特性劣化。これは主に、高電界領域 で発生 したチャネルホットエレクトロンがゲート 絶縁膜 にトラップされる結果、チャネル電流の減少やしきい値 **電圧の上昇が起こることによる。** 

【0005】(2)微細化によってチャネル長が短くな ると、ソース領域とドレイン領域の空乏層同士が接触し て しまうためにゲート電圧の制御が不可能となって しま

う。 これをパンチスルーと称している。

【0006】 (3) 微細化につれてソース領域、ドレイ ン領域の下部の半導体基版の不純物造度も増加するの

で、ソース領域、ドレイン領域と半導体を板との間に形成されるpn接合の寄生容量が増加する。この寄生容量は、LS!の高速動作を妨げる一因になる。

【ロロロ7】上記した課題を解決しようとする従来技術として、特別昭51-241967号公報に記載されたMISFET構造がある。

【0008】この公報に記載された第1のMISFET 構造は、次のようなものである。

【〇〇12】特開平6~1967111号公報は、MIS FETのゲート電極をフローティングゲートとコントロ ールゲートの二層構造で構成した。電気的に書込みと済 去が可能な不揮発性メモリに関するものである。前記公 報(特開昭61-241967号)とは目的が異なる が、この公報には、二種のMISFET構造が開示され ている。

【0015】上記した第1または第2のMISFET構造とすることにより、ソース領域、ドレイン領域のいずれか一方を共有する(互いに隣接した)2つの不揮発性メモリのうち、一方の不揮発性メモリ(高不純物遺版の・型半導体領域がフローティングゲートに接している不揮発性メモリ)のみのフローティングゲートからエレクトロンを高不純物遺版の・・型半導体領域に放出して書き込みを行なうことが可能となる。

[0016]

【発明が解決しようとする課題】前記特開昭61-241967号公報記載のMISFET構造は、ソース領域、ドレイン領域と基板との間に形成されるpn接合の寄生容量の低減を図るものであるが、LDD構造における医不純物濃度のn-型半導体領域の寄生抵抗によるチャネル電流の減少については対策がなされていなかった。

【0017】 すなわち、図46 (上記従来技術の第1のMISFET構造) および図47 (上記従来技術の第2のMISFET構造) に示すように、実際のMISFETにおいては、ソース領域またはドレイン領域の電極取

出し部とチャネル領域との間に、高不純物造度のn・型 半導体領域の寄生抵抗Rs1またはRd1と、低不純物温度 のn・型半導体領域の寄生抵抗Rs2またはRd2との直列 抵抗が形成される。

[0018] MISFETのゲート電極、ドレイン領域、ソース領域に加わる実効電圧を各々Vsetf(ゲート電圧)、Vdeff(ドレイン電圧)、Vsetf(ソース電圧)とすれば、

Vgeff = Vg - (Rs1+ Rs2) × I ds

Vdeff = Vd - (Rd1+ Rd2) × Ids Vseff = (Rs1+ Rs2) × Ids

となる(ただし、Idsはチャネル電流、Vs はロV)。 【ロロ19】従って、前述した寄生抵抗が大きいと、各々の実効電圧が減少してしまうのでチャネル電流も減少する。さらに、実効ソース電圧(Vseff)が D型半導体基板よりも高くなるので、基板効果によってしきい値電圧(Vth)も上昇し、チャネル電流がさらに減少してしまう。

。 【0020】具体的な数値により、さらに詳しく説明す

② (0021) - 般に、LDD構造における高不純物 濃度 のn+型半導体領域のシート括抗は、数十Ω/ロ (典型 的には50~100Ω/ロ) と低いのに対し、低不純物 濃度のn-型半導体領域のシート抵抗は数K Ω/ロ (典型的には3~5K Ω/ロ)と1 桁以上高い。そのため、LDD構造の場合は、低不純物造度のn-型半導体領域がない。いわゆるシングルドレイン構造の場合に比べて寄生抵抗が増加してしまう。

【0023】従って、上記従来技術のMISFET構造は、チャネル長を短くした短チャネルMISFETによって性能が向上するにもかかわらず、ソース領域、ドレイン領域の寄生抵抗のために期待した特性が得られないという問題が生じる。

【0024】他方、前記特開平6-196711号公報記載のMISFE工構造は、ソース領域、ドレイン領域の一方のn・型半導体領域のみがチャネル領域に接し、他方は接していないので、ホットエレクトロンによる特

性変動が生じやすいという問題がある。

【0025】また、ゲート絶縁限の秩厚が薄い場合には、動作中にゲート絶縁限をエレクトロンが移動し(リーク電流)、ゲート絶縁限の狭質の劣化を招く危険性もある。なお、この従来技術は、通常の該出し動作時に加わる電圧差を小さくすることによって、この危険性を低減している。

【0026】さらに、論理回路を構成するMISFETのように、ソース領域、ドレイン領域の一方がある状態ではソース領域として使用され、他の状態ではドレイン領域として使用されるようなMISFETには、この従来技術の構造を適用することができない。

【ロロ27】本発明の目的は、徳細化されたMISFE ての寄生括抗を減少させて、チャネル電流を増加させる 技術を提供することにある。

【0028】 本発明の他の目的は、微細化されたMIS FETの寄生書を減少させて、高速動作を可能にする 技術を提供することにある。

【0029】本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであるう。

[0030]

[課題を解決するための手段] 本題において開示される 発明のうち、代表的なものの概要を簡単に説明すれば、 次のとおりである。

(0031] (1) 本発明の半導体集接回路装置は、第 1 準電型の半導体基板の主面上にゲート暗線限を介して設けられたゲート電極と、前記ゲート電極の両側の前記 半導体基板の主面に設けられた第2導電型の第1半導体領域と、前記第1半導体領域を取り囲むように設け名 机、前記第1半導体領域よりも不純物濃度の低い第2部 電型の第2半導体領域と、前記第2半導体領域と前前 中電極の下部のチャネル領域との間に設けらず 第2半導体領域よりも不純物濃度の低い第2導電型の第 3半導体領域とりも不純物濃度の低い第2導電型の第 3半導体領域とを備えたMISFETを有している。

[0033] (3) 本発明の半導体集積回路装置は、第 1導電型の半導体基板の主面上にゲート絶縁膜を介して 設けられたゲート電極と、前記ゲート電極の両側の前記 半導体基板の主面に設けられた第2等電型の第1半導 領域と、前記第1半導体領域と取り囲むように設け第2 中型の第2半導体領域と、前記第1半導体領域と、前記第1半導体領域と、前記第2半導体領域と前記第2半導体領域と前記第2半導体領域と前記第3半導体領域とが記手中ネル領域、前記第1半半導体領域と、前記チャネル領域、前記第1半導体領域と、前記チャネル領域、前記第3半導体領域の全域、前記第2半導体領域もよび前記第3半導体領域の全球物源度の高い第1等電型の第3半導体領域とを備えたMISFETを有している。

【〇〇34】 (4) 本発明の半導体集接回路装置は、第一1 等電型の半導体基板の主面上にゲート暗線膜を介別では、1 等電型の半導体基板の主面上にゲート電極の第1 半導体 (4) では、1 が記第1 半導体 (5) がは、1 が記第1 半導体 (5) がいまれた。1 では、1 が記第1 半導体 (5) がいまれた。1 では、1 が記第1 半導体 (5) がいまれた。1 では、1 がいまれた。1 では、1 がいまれば、1 では、1 がいまれば、1 がいまは、1 がいまれば、1 がいまれば

【0035】(5) 本発明の半導体集議回路装置は、前記MISFETのゲート電極、第1半導体積極のうち、少なくとも前記第1半導体積極の表面に低抵抗層を設けたものである。

【0036】(5) 本発明の半導体集積回路装置は、前記半導体基板を、MISFETのソース領域、ドレイン 領域の應部に接するように絶縁層を設けたSOI基板で 構成したものである。

[0038]

【作用】上記した手段 (1) によれば、MISFETの

ソース領域、ドレイン領域を構成する高不純物濃度の第1半導体領域と低不純物濃度の第3半導体領域との間に、それらのほぼ中間程度の不純物濃度を有する第2半導体領域を設けたことにより、第3半導体領域のチャネル領域方向の距離が実効的に短くなる結果、第3半導体領域の寄生抵抗が小さくなる。

【0039】また、第2半導体領域がない場合には存在した第3半導体領域の残りの領域は、第3半導体領域よりも不純物濃度の高い第2半導体領域で構成されるので、第2半導体領域の寄生抵抗がさらに小さくなる結果、電圧降下が減少し、チャネル電流が増加する。

【0040】上記した手段(2)によれば、前記手段 (1)と同様の作用が得られることに加え、第4半導体 領域を設けたことにより、第3半導体領域および第2半 等体領域のそれぞれの空乏層の延びを抑えることができ るので、MISFETのチャネル長をさらに短くするこ とができる。

【DD41】上記した手段(3)によれば、前記手段 (1)と同様の作用が得られることに加え、第5半導体 領域を設けたことにより、第3半導体領域および第2半 導体領域のたことにより、第3半導体領域および第2半 導体領域のそれぞれの空差層の延びを抑えることができ るので、MISFETのチャネル長をさらに短くすることができる。

【0042】上記した手段(4)によれば、前記手段 (1)と同様の作用が得られることに加え、第2半導体 領域と第5半導体領域との間に低不純物温度の第6半導 体領域を設けたことにより、pn接合で構成される寄生 容量を減少させることができる。

【0043】上記した手段(5)によれば、前記手段 (1)と同様の作用が得られることに加え、低抵抗層を 設けたことにより、ソース領域、ドレイン領域の寄生抵 抗が減少するので、チャネル電流をさらに増加させるこ とができる。

【0044】上記した手段(5)によれば、半導体基板をSOI構造で構成したことにより、MISFETのソース領域、ドレイン領域の空乏層の広がりを抑制することができるので、さらに寄生容量を低減することができる。

【0045】上記した手段(7)によれば、第1半導体 領域およびそれを取り囲む第2半導体領域をゲート電極 に対して自己整合的に形成することができるので、寄生 抵抗と寄生容量とを安定に減少させることができる。ま た、同一のマスクを使って第1半導体領域と第2半導体 領域を形成するので製造工程の増加を少なくすることが できる。

[0046]

【実施例】以下、本発明の実施例を図面に基づいて詳細 に説明する。なお、実施例を説明するための全図におい で同一機能を有するものは同一の符号を付し、その繰り 返しの説明は省略する。 【0047】(実施例1)図1は、本発明の実施例1である半塚体集積回路装置の要部を示す断面図である。 【0048】この半塚体集積回路装置は、nチャネル型MISFETQnとpチャネル型MISFETQp、つまり相挿型MISFET(CMOSFET)で半塚体メモリあるいはマイクロプロセッサなどの集積回路を構成している。

【0049】nチャネル型MISFETQnは、p-型の半導体基板1に形成されたp-型ウエル2の主面のフィールド絶縁限4で囲まれたアクティブ領域に形成され、pチャネル型MISFETQpは、n-型ウエル3の主面のフィールド絶縁限4で囲まれたアクティブ領域に形成されている。p-型ウエル2のフィールド絶縁限4の下部には、p型のチャネルストッパ層7が形成されている。

【0051】一方、pチャネル型MISFETQpは、ゲート絶縁膜5を介してn-型ウエル3の主面上に形成されたゲート電極5と、n-型ウエル3に形成されたホウ素からなる高不純物濃度のp+型半導体領域13と、ゲート電極6の側面に形成されたサイドウォール・スペーサ10の下部に位置し、上記p+型半導体領域13とゲート電極6の下部のチャネル領域との間に形成されたホウ素からなる低不純物濃度のp-型半導体領域9とで構成されている。

【OO52】このように、本実施例のnチャネル型MISFETQnおよびpチャネル型MISFETQpは、いずれもLDD構造で構成されており、さらにnチャネル型MISFETQnは、高不純物濃度のn+型半導体 領域11をn型半導体領域12で取り囲んだ二重ドレイン(Double Drain)構造で構成されている。

【0053】 さらに、本実施例ではサイドウォール・スペーサ10はゲート電極6の側面およびゲート電極6端 部の半導体基板1表面に順次設けられた比較的速い酸化シリコン膜(図示せず)、比較的違い窒化シリコン膜 (図示せず)と比較的厚い酸化シリコン筷(図示せず)の3層で構成される。

【〇〇54】そして、サイドウォール・スペーサ1〇、ゲート電極6、フィールド絶縁四4、n+型半導体領域110更面には比較的速い室化シリコン映(図示せず)で覆われた構成となっている。以下の実施例において、特にことわらない限り同じ構造となっている。

【0055】本実施例で示すように、nチャネル型MISFETをpチャネル型MISFETで構造が異なるのは、n型半導体積極を構成する不純物にはリンとと素があるのに対して、p型半導体積極を構成する不純物にはあった。nチャネル型MISFETの場合には、リンとと素を同一マスクをの加して、同時に注入し、同時に熱拡散して異なる深さのが、 はまる実施例の二重ドレイン構造)を形成できるので製造工程を実質的に増やす必要がない。これに対して、pチャネル型MISFETの場合には、後述する実施例々に示すように、製造工程が複雑になってしまうからである。

【0056】上記のように構成されたのチャネル型MISFETQnは、高不純物温度のn・型半導体領域11 と低不純物温度のn・型半導体領域8との間に、それらのほぼ中間程度の不純物温度を有するn型半導体領域12を設けたことにより、n-型半導体領域8のチャネル領域方面の距離が実効的に短くなる。この結果、22に示すように、n-型半導体領域8の寄生抵抗R's2(ソース領域)またはR'd2(ドレイン領域)は、n型半導体領域12を設けない場合に比べて小さくなる。

【〇〇57】また、n型半塔体領域12がない場合には存在したn-型半導体領域8の無りの領域は、n-型半導体領域8以も不純物濃度の高いn型半導体領域12の寄生抵抗で構成されているので、n型半導体領域12の寄生抵抗Rs3(ソース領域)またはRd3(ドレイン領域)はさらに小さくなる。この結果、

R53+ R'52 < R52 (n型半導体領域 1 2 がない場合の n-型半導体領域 8 (ソース領域) の寄生抵抗) Rd3+ R'd2 < Rd2 (n型半導体領域 1 2 がない場合の n-型半導体領域 8 (ドレイン領域) の寄生抵抗) となり、電圧降下が減少するので、チャネル電流を増加することができる。

【0058】上記n チャネル型MISFET Qnの半導体領域(n+型半導体領域11、n型半導体領域12、n-型半導体領域8)の不純物温度分布を図3に示す。【0059】n+型半導体領域11の不純物温度のピークは1020~1021atons/cm3、pn接合の深さは0.15~0.2 μm、n-型半導体領域8の不純物温度のピークは1018atoms/cm3、pn接合の深さは0.15 μm である。そして、n+型半導体領域11を取り囲むように設けられたn型半導体領域12の不純物温度のピー

ークは1019〜1020atoms/cm3 であ って、そのピーク の位置は、n+型半導体額域11のpn接合の近傍に位 置している。

【0050】 このことから、本実施例のnチャネル型M ISFET Q n は、短チャネル特性を劣化させることな く、n-型半導体領域8の寄生抵抗を低減することができると共に、寄生容量も低減することができる。

【0051】本実施例では前述したようにゲート電極5の側面およびゲート電極5端部、そしてその上部を覆う室化シリコン版が構成されているので、配線層の層間絶限中の水分がゲート絶縁限5に侵入するのを指互作者きる。この結果、ホットキャリアと水分が止できる。この結果、ホットキャリアと次の相互作用にきる。ご発生するゲート絶縁限5の劣化を変化できる。こに、ゲート電極6上部の絶縁限14を変化シリコン膜あるいはそれを含む核層限で構成してもよい。

【0062】これに対し、同図に示した従来技術(特開 昭51-241967号公頼、図46巻照)のn チャル型MISFETは、n・型半導体領域の下部に設け、n型半導体領域の不純物濃度のピークの位置よりもおって、カリ・型・導体領域100円で置しており、おきが濃度である。従っており、とほぼ来が同のピークは、本実施例のn・型等体領域、とほぼ来がいのピークは、本実施例のn・型等体領域、とほぼ来がいのピークは、本実施例のn・型は、プース領域、下は影響ののサイネル型MISFETは、ソース領域、下の影響をののサイネル型MISFETは、ソース領域、市等生活を受している。とはできても、寄生抵抗を係過することは困難である。

【0053】本実施例の05ャネル型MISFETQDの上記した効果を確認するための実験データを図 4、図 5に示す。これは、ゲート電圧( $V_8$ )とドレイン電圧( $V_4$ )をそれぞれ3、3V、ソース電圧と基板をそれぞれグランドレベル(0V)とした場合の測定結果であ

[0064] 図4は、ゲート寸法(L)に対するしまい値電圧(Vth)の依存性を示している。ここでゲート寸法とは、ゲート電極を加工したときの寸法である。チャネル長は、ソース領域とドレイン領域の間の距離であって、ゲート寸法よりも短く、ソース領域、ドレイン領域の不純物の放散量とで決まる。この実験に用いたロチャネル型MISFETQnのの形式のではは、サロレゼリスをス

形成条件は、次のとおりである。
【0065】ゲート絶縁膜5の膜厚は9nm、n-型半導体積極8の不純物はリンであり、そのドーズ量は2×1013atoms/cm2、n+型半導体積極11の不純物はヒ素であり、そのドーズ量は3×1015atoms/cm2、n型半導体積極12の不純物はリンであり、そのドーズ量は3×1014atoms/cm2である。図示のように、n型半点体積極12を設けた場合のしまい値電圧特性(図中、の型半点を設けた場合のしまい値電圧特性(図中、原型半点を設けない場合の特性(図中、黒の要型で示す)と実質的に同じであっ

た。

【0065】図5は、このときのゲート寸法(L)に対するチャネル電流(Ids)の依存性を示している。 n型半導体領域12を設けた場合のチャネル電流(図中、自抜きのロで示す)は、n型半導体領域12を設けない場合のチャネル電流(図中、黒の菱型で示す)に比べて大合に増加した。例えばゲート寸法が0.6μmの場合、n型半導体領域12を設けたときはIds=6.1mmとなり、チャネル電流がほぼ10%増加するという結果が得られた。

【0067】また、このときのソース領域およびドレイン領域の寄生抵抗は $80\Omega$ から $50\Omega$ に半減し、さらに寄生容量も、7.5 Fがら4.7 FF( $V_J=3.3$  V, 50 D m U) および8.4 FFから5.1 FF( $V_J=0$  V, 50 D m U)と減少したことから、頭著な効果の待られることが判明した。

【0068】ゲート寸法を長くできる場合、すなわち微細化をそれほど必要としない場合には、n型半導体領域12の不純物温度をさらに増加させることにより、チャネル電流を図らに示す場合よりもさらに増加させることが可能であることはいうまでもない。すなわち、必要なゲート寸法に応じてn型半導体領域12の不純物温度を変えればよい。

【0 0 5 9】次に、本実施例の n チャネル型M I S F E T Q n および p チャネル型M I S F E T Q p の製造方法 を図 5 ~図 1 1を用いて説明する。

【0071】次に、n-型ウエル3、p-型ウエル2のそれぞれの表面に熱酸化法(LOCOS法)で素子分の用の厚いフィールド節縁膜4を形成する。このとき・型ウエル2の表面に形成されたフィールド節縁以はである。 アボロ・型のチャネルストッパー層7を形成する。 狭って、フィール2のそれぞれのアクティブ積極にしきい値をプリエル2のそれぞれのアクティブ積極にしきい値をディブ積極の表面に済浄なゲート節縁膜5を形成する(図7参照)。

【0072】上記ゲート絶縁限ちは、過式酸化法により800℃~900℃の温度で形成する。ゲート絶縁限5の誤厚は、回路の動作電圧(Vcc)が5Vの場合は10nm~20nm程度、3.3V以下の場合は5nm~10nm程度に設定する。ゲート絶縁限ちは、CVD法で堆積した第1の絶縁限を堆積した後に、さらに過式酸化法により800℃~900℃の温度で無処理した膜で構成してもよい。

【0074】次に、半導体基板1を800で~900での(好ましくは乾燥した)酸化性雰囲気中で熱処理する。これにより、5~20nmの比較的薄い酸化シリコン

関(図示せず)が形成される。この熱処理により、ゲート電極6の加工時に薄くなったゲート電極6の場部のゲート絶縁限5が循環され、固路の動作時にゲート絶縁限5が破壊されるのを防止することができる。

【0075】 次に、p-型ウエル2に低不純物濃度のn-型半導体領域8を形成し、n-型ウエル3に低不純物 濃度のp-型半導体領域9を形成する(図9参照)。 【0075】n-型半導体領域8は、n-型ウエル3を フォトレジスト(図示せず)で覆い、イオン注入技術に

よりp-型ウエル2にヒ素またはリンあるいはその両方を加速エネルギー40keV~80keYで1013atoms/cm2程度注入して形成する。p-型半導体領域9は、p-型ウエル2をフォトレジスト(図示せず)で預い、イオン注入技術によりn-型ウエル3にホウ素を加速エネルギー10keV~30keVで1013atoms/cm2程度注入して形成する。n-型半導体領域8、p-型半導体領域9のそれぞれの表面の不純物造度は1013atoms/cm3程度に設定する。

【0077】次に、p-型ウエル2、n-型ウエル3の それぞれのゲート電極5の側壁にサイドウオール・スペーサ10を形成した後、n-型ウエル3をフォトレジスト・5で摂い、イオン注入技術によりp-型ウエル2に n型不純物を注入して高不純物遺歴のn+型半導体積極11を形成し、さらに、上記フォトレジスト15をマスクに p-型ウエル2に n型不純物を注入することにより、n+型半導体積極11を取り囲む n型半導体積極12を形成する(図10参照)。

【0078】上記サイドウォール・スペーサ10は、CVD法で順次堆様した5~30nmの比較的速い室化シリコン膜(図示せず)と酸化シリコン膜を異方性エッチングでパターニングして形成する。もちろん、酸化シリコン膜を用いず、室化シリコン膜を厚くして形成してのゲート長方向の関は、0.2μm程度に設定する。n・型半導体領域11は、ヒ素を加速エネルギー40keV~80keVで1015atoms/cm2~1016atoms/cm2 程度注入して形成し、n型半導体領域12は、リンを加速エネルギー40keV~80keVで1015atoms/cm2~1015atoms/cm2 程度注入して形成する。

【0080】(実施例2)図12は、本発明の実施例2である半導体集積回路装置の要部を示す断面図である。【0081】前記実施例1との違いを説明すると、本実施例のnチャネル型MISFETQnは、低不純物濃度のn・型半導体積極12のチャネル積極側の側面部に、p-型ウエル2よりも不純物濃度の高いp型半導体積極(第4半導体積極)17が設けられている。このp型半導体積極17は、ゲートを極近のゲート長方向の中央下部には形成されていない。

【0082】また、本実施例の p チャネル型MISFE T Q p は、低不純物濃度の p - 型半導体領域 9 の下部および p + 型半導体領域 1 3 のチャネル領域側の側面部に、 n - 型ウエル 3 よりも不純物濃度の高い n 型半導体領域 1 8 が は ゲート電極 6 のゲート長方向の中央下部には形成されていない。

【0083】上記MISFET構造によれば、前記実施例1と同様の効果が得られることに加え、nチャネル型MISFETQnにおいては、p型半導体領域17を設けたことにより、n-型半導体領域8およびn型半導体

領域12のそれぞれの空芝屋の延びを抑えることができる。また、ロチャネル型MISFETQロにおいては、
ロ型半導体領域18を設けたことにより、ロー型半導空機域13のそれぞれの型がある。従って、ロチャネル型MISFETQロのそのできる。従って、ロチャネル型MISFETQロのそのできるができる。が、ロチャネル型MISFETQロのできなができなができなができなができなができない。この後に進めることができなが、15および15はロナーノロ・形成時に使用している。

【0084】 n チャネル型M! SFET Qn のp型半導体領域 1 7 は、前記実施例 1 と同様、フォトレジストをマスクにして p-型ウェル2に n型不純物をイオン注入して n-型半導体領域8を形成した後、図 1 3に示すよして に同じフォトレジストをマスクにして p-型ウェル2に p型不純物をイオン注入して形成する。p型不純物にはホウ素を用い、加速エネルギー60keV~90keVで103atoms/cm2 程度注入する。

【0085】 pチャネル型MISFETQpのn型半準体積極18は、前記実施例1と同様、フォトレジストをマスクにしてn-型ウエル3にp型不純物をイオン注入してp-型学体積極9を形成した後、図14に示すように、同じフォトレジストをマスクにしてn-型ウエル3にn型不純物をイオン注入して形成する。n型不純物にはリンを用い、加速エネルギー90keV~120keVで1013atoms/om2程度注入する。その後の工程は、前記実施例1と同じである。

【0085】(実施例3)図15は、本発明の実施例3である半導体集核回路装置の要部を示す断面図である。 【0087】前記実施例1との違いを説明すると、本実施例1との違いを説明すると、本実施別1とFETQnは、p-型小型が協議の高いを記録では、第5半導体領域)19が、ゲート電極のチャネル領域12およびの・型半導体領域12およびの・型半導体が設置されている。 基本に、pチャネル型の高いの型半導体領域2のが、サーキの企業は、n-型等体領域2の高いの型半導体領域2のが、カー型が表別のことには、n-型があまるよりででは、p・型半導体領域12の変体を取り囲むように形成のサースでの・型半導体領域12の変体を取り囲むように形成な12の。

【0088】本実施例のMISFET構造によれば、前記実施例1と同様の効果が得られることに加え、作領はネル型MISFETQnにおいては、p型半導体領域8よび5日間を設けたことにより、n-型半導体領域81とのそれでもの空差層の延びを抑えることができ、pチャネル型MISFETQpにおいては、前辺9およびp・型半導体領域20を抑えることができる。

【0089】従って、n チャネル型MISFETQn、 pチャネル型MISFETQpのそれぞれのチャネル長 を前記実施例1のMISFETよりもさらに短くすることができるので、MISFETの微細化をさらに進めることができる。

【0090】上記 p型半導体領域19、 n型半導体領域20を形成するには、まず、前記実施例1と同様でフェル3、 p-型ウエル2のそれぞれの表面にファルド絶縁棋4を形成し、統いて、フィールド絶縁は1度では10億電圧制御用の不純物をイイで囲まれたn-型ウエル3、 p-型ウェル2のでは対すで注入した後、図16に示すように、n-型ウスルがで注入した後、図16に示すように、n-型にエル3をフォトレジスト人と1で覆い、p-型や圧しが形をイオンによりででは、100keVで1013atoms/cm2程度注入する。p型不純物にはホウ素を用い、加速エネルギー100keV~150keVで1013atoms/cm2程度注入ス

【0091】次に、上記フォトレジスト21を除去した後、図17に示すように、p-型ウエル2をフォトレジスト22で覆い、n-型ウエル3にn型不純物をイオンスト22で覆い、n-型や体積域20を形成する。n型不純物にはリンを用い、加速エネルギー100keV→150keVで1013atoms/cm2程度注入する。p型半導体積域19とn型半導体積域20は、上記した工程と逆の順序で形成してもよい。

【0092】銃いて、前記実施例1と同様の方法でp-型ウエル2にn-型半導体領域8を形成し、n-型ウエル3にp-型半導体領域9を形成する。その後の工程は、前記実施例1と同じである。

【0093】(実施例4)図18は、本発明の実施例4 であ る半導体集積回路装置の要部を示す断面図であ る。 【ロロ94】前記実施例1との違いを説明すると、本実 施例では、 p チャネル型MISFETQ pが前記実施例 1のn チャネル型MISFETQnと同じ構造で構成さ れている。すなわち、pチャネル型MISFETQpの ソース領域、ドレイン領域は、n-型ウエル3に形成さ れた高不純物濃度の p+ 型半導体領域 13 と、この p+ 型半導体領域13を取り囲むように設けられたp型半導 体領域23と、ゲート電極5の側面に設けられたサイド ウォール・スペーサ10の下部に位置し、上記 p型半峯 体領域23とゲート電極5の下部のチャネル領域との間 に設けられた低不純物濃度のp-型半導体領域9とで構 越されている。ここで、p型半導体領域23の不純物濃 度は、その上部に形成されたp+型半導体領域13とサ イドウォール・スペーサ10の下部に位置するp- 型半 築体領域9のほぼ中間程度に設定される。

【0095】本実施例のMISFET構造によれば、n チャネル型MISFETQnのソース領域、ドレイン領域の一部にn型半塔体領域12を設けたことにより、前記実施例1と同様の効果が待られることに加え、pチャ ネル型MISFETQpのソース領域、ドレイン領域の一部にp型半導体領域23を設けたことにより、pチャネル型MISFETQpのソース領域、ドレイン領域の寄生抵抗、寄生容量を減少させてチャネル電流を増加させることができる。

【0095】 pチャネル型MISFETQpのp型半導体領域23は、前記実施例1と同じ方法でp-型ウエル2にnチャネル型MISFETQnのn-型半導体領域8、n-型ウエル3にpチャネル型MISFETQpののp-型半導体領域9をそれぞれ形成した後、図19に示すように、p-型ウエル2をフォトレジスト24で頂い、イオン注入技術によりn-型ウエル3にホウ素を加速エネルギー10keV~30keVで1014atoms/cm2程度注入して形成する。その後の工程は、実施例1と同じである。

【0097】上記のような方法とするのは、ロチャネル型MISFETQロの場合、ソース領域、ドレイン領域を構成する不純物はホウ素しかなく、ロチャネル型MISFETQロのようにヒ素とリンを同時に注入した後、同時に熱拡散して異なる深さの接合を形成することができないからである。本実施例の製造方法によれば、まずロ型半導体領域23を形成し、次いでロチ型半導体領域192を形成するので、異なる深さの接合を形成することができる。

【0098】(実施例5)図20は、本発明の実施例5である半導体集様回路装置の要部を示す断面図である。【0099】前記実施例1のMISFET構造との違いは、n チャネル型MISFETQnのゲート電極5おびn・型半導体領域11(ソース領域、ドレイン領域)、p チャネル型MISFETQnのゲート電極5および p ・型半導体領域13(ソース領域、ドレイン領域)、p ・ 型半導体領域13(ソースデンなどの高融点金属)のそれぞれの表面に、タングステンなどの高融点金属シリサイドなどの高融点金属シリサイドなどのようなる低钙抗層25を設けたことである。

【0100】本実施例によれば、上記低抵抗層25によってn チャネル型MISFETQnのn・型半连体領域11、pチャネル型MISFETQpのp・型半導体領域13のそれぞれの寄生抵抗が減少するので、チャネル電流をさらに増加させることができる。

【0101】一般に、ソース領域、ドレイン領域の表面に上記のような低抵抗層25を設けると、低抵抗層25中の金属が萎板(p-型ウエル2、n-型ウエル3)に拡散し、pn接合のリーク電流の増加を引き起こす。このリーク電流の増加は、バッテリ動作を行なうしらエや効・リークによる記憶情報の消失が問題となるSRAM、DRAMなどのメモリしら」にとっては好ましいことではない。

【0102】しかし、本実施例のnチャネル型MISF ETQnのソース領域、ドレイン領域は、高不純物濃度 のn・型半導体領域11を取り囲むようにn型半導体領域12が設けてあるので、pn接合の位置が深くなる。この結果、低抵抗層25中の金属が基板中に拡散しても、この金属がpn接合の位置まで拡散してリーク電流の増加を引き起こす危険性は減少する。

【0103】また、pチャネル型MISFETQpは、高不純物温度のp+型半導体領域13の不純物である。中央の拡散係数が大きいので、そのpn接合の位置は、nチャネル型MISFETQnのn・型半導体領域11の位置よりも深くなる。そのため、nチャネル型MISFETQpに比べてリーク電流の増加を引き起こす危険性は少ない。もちろん、pチャネル型MISFETQpと前記実施例4のpチャネル型MISFETQpと前記実施例4のpチャネル型MISFETQpと前できまる。

【0104】このように、本実施例によれば、MISFETの寄生抵抗、寄生容量を減少させてチャネル電流を増加させると共に、pn接合のリーク電流を減少させることもできる。

【0105】本実施例のMISFET構造を形成するには、まず、図21に示すように、前記実施例1と同じMISFET構造を形成する。ただし、ゲート電極6の上部のキャップ絶縁膜14Aは、フィールド治縁膜4やサイドウォール・スペーサ10を構成する絶縁膜4科(般化シリコン)とエッチングレートが異なる材料、例えばCVD法で堆積した変化シリコン膜で形成する。

【0106】次に、図22に示すように、nチャネル型MISFETQn、pチャネル型MISFETQpのそれぞれのソース領域、ドレイン領域を覆うゲート絶縁関5をフッ酸を含むエッチング液で除去する。このとき、フィールド絶縁関4およびサイドウォール・スペーサリロは、ゲート経縁関4おに比べて非常に厚く形成されているので、このエッチング液で除去されることはない。また、キャップ絶縁関14Aもこのエッチング液で除去されることはない。

【0107】次に、図23に示すように、n チャネル型MISFETQn、pチャネル型MISFETQnのそれぞれのゲート電極6の上部を覆うキャップ絶縁膜14Aをリン酸などのエッチング液で選択的に除去し、ゲート電極6を露出させる。

【0108】次に、図24に示すように、半導体基板1の全面にCVD法あるいはスパッタ法でタングステン、チタン、コバルトなどの高融点金属膜26を堆積し、抗いて、半導体基版1を600℃程度の不活性雰囲気中で熱処理することにより、図25に示すように、nチャネル型MISFETQnのゲートを極らおよびn・型半導ルを領域11(ソース領域、ドレイン領域)のチャではの表面にシリサイド層25Aを形成する。

[0109] その後、絶縁限上に残った未反応の高融点金属限25をエッチング液で除去した後、半導体基板1を800で~900で程度の不活性雰囲気中で熱処理し、シリサイド層25Aを低抵抗化して低抵抗層25を形成する。そして、前記実施例1と同様にCVD法で1の~50nmの比較的薄い窒化シリコン膜(図示せず)を形成することにより、前記図20に示すMISFET構造が得られる。

【0110】なお、上記低抵抗層25は、ゲート電極6、ソース積域、ドレイン積極のそれぞれの表面に変少グステンなどの高融点金属を選択的に成長させて形成でもよい。また、ゲート電優と上には低抵抗層25層形成せず、ソース積域、ドレイン積域上のみに低抵抗度25層抵抗のシリサイドなどで形成しておくことが好ましい。また、ゲート電極6の上部のキャッフ結縁限14は酸化シリコン膜でよい。

【0111】(実施例6)図25は、本発明の実施例6である半導体集積回路装置の要部を示す断面図である。 (0112]本実施例のロチャネル型MISFETTQには、ソース領域、ドレイン領域の一部を構成する低い性、ソース領域、ドレイン領域の一部を構成する低いを持续度の一型半導体領域(第6半導体領域)8が回むように形成されており、さらに、前記実施例のの高いロジンとの構成、ロー型ウェルを手をの下が部のチャネル領域、ロー型半導体領域19が、ケート電域、ロー型半導体領域19が、ケート電子等が対域、ロー型半導体領域19が、ケート電子等が対域、ロー型半導体領域10分と体を取り囲むように形成されている。

【0113】また、ロチャネル型MISFETQpも、ソース領域、ドレイン領域の一部を構成する低不純物濃度のロー型半遂体領域13を取り囲むように形成されており、さらに、前記実施例3と同様、ロー型ウエル3よりも不純物濃度の高いロ型半遂体領域20が、ゲート電極5の下部のキャネル領域、ロー型半導体領域9およびロ・型半導体領域12の全体を取り囲むように形成されている。

【O 1 1 4】本実施例のM!SFET構造によれば、n チャネル型M!SFETQn、pチャネル型M!SFE TQpのそれぞれの短チャネル特性の劣化を防止することができる。

【0115】また、本実施例のMISFET構造によれば、nチャネル型MISFETQnのn型半逐体領域12およびn・型半導体領域11とp型半導体領域19との間に低不純物濃度のn-型半導体領域8を設け、pチャネル型MISFETQpのp・型等等体領域13とn型半導体領域20との間に低不純物濃度のp-型半導体領域9を設けたことにより、pn接合で構成される寄生容量を減少させることができる。

【0115】(実施例7)図27は、本発明の実施例7

である半導体集議回路装置の要部を示す断面図である。 【0117】前記実施例5のMISFET構造との違い を説明すると、本実施例のnチャネル型MISFETQ nは、ソース領域、ドレイン領域の一部を構成する形で 把物濃度のn-型半導体領域(第7半導体領域)の形が下 を軽低の側壁のサイドウォール・スペーサ10のデ アートを軽しての側壁のサイドウォール・スペート型に がでする。 がであるに形成され、かつそのpn接合は、n+型半導体領域11を取り囲むn型半導体領域12よりも深い位置 に形成されている。

【D118】また、pチャネル型MISFETQpも、ソース領域、ドレイン領域の一部を構成する低不純物波度のp-型半導体領域9がゲート電極6の側壁のサイドウォール・スペーサ10の下部のみに形成され、かつそのpn接合は、p・型半導体領域13よりも深い位置に形成されている。

[0 1 19] さらに、本実施機のMISFETは、前記 実施例 6のMISFETと同じく、ロチャネル型MIS FETQnのn+型半導体領域11(ソース領域、ドレ イン領域)、 pチャネル型MISFETQpのp+型半 等体領域 1 3(ソース領域、ドレイン領域)のそれぞれ の表面に、高融点金属あるいは高融点金属シリサイドか らなる低抵抗層25が設けられているが、実施例6のM I SFETとは異なり、nチャネル型MISFETQ n、 pチャネル型MISFETQ pのそれぞれのゲート 電極5の表面には、低抵抗層25が設けられていない。 【ロ120】本実施例のMISFET構造を形成するに は、まず、図28に示すように、先の実施例(実施例 3) の方法により、p-型ウエル2にp型半導体領域1 9を、ロー型ウエル3にn型半導体領域20をそれぞれ 形成した後、p-型ウエル2にnチャネル型MISFE TQnのゲート絶縁膜5、ゲート電極5、サイドウォー ル・スペーサ10A、キャップ絶縁膜14を形成し、ロ - 型ウエル3にロチャネル型MISFETQロのゲート 絶縁膜 5、ゲート電極6、サイドウォール・スペーサ1 ロA、キャップ絶縁膜14を形成する。このとき、本実 施例では、キャップ絶縁膜14を酸化シリコン膜で形成 し、サイドウォール・スペーサ10人を酸化シリコンと エッチングレートが異なる材料、例えばCV D法で堆積 した室化シリコン膜で形成する。

【0121】次に、図29に示すように、前記実施例の方法により、n チャネル型MISFETQnのn・型半導体領域11、pチャネル型MISFETQpのp+型半導体領域13のそれぞれの表面に低抵抗層25を形成した後、n チャネル型MISFETQn、pチャル・型MISFETQn、pチャネル型MISFETQn、pチャックのでは、n チャネル型MISFETQn、pチャックのでは、n チャネルングで選択的に除去する。

【0 1 2 2】次に、図3 0 に示すように、 p- 型ウエル 2をフォトレジスト2 7 で覆い、 n- 型ウエル3 に p型 不粧物をイオン注入して低不純物濃度の p- 型半導体領 域9を形成する。このとき、n-型ウエル3の表面にはゲート電極6および低抵抗層25が設けられているので、p-型半導体領域9は、ゲート電極6と低抵抗層25の間の領域のみに形成される。

【0123】次に、フォトレジスト27を除去した後、図31に示すように、n-型ウェル3をフォトレジスト28で覆い、p-型ウェル2にn型不純物をイオン注入して低不純物濃度のn-型半導体領域8を形成する。このとき、p-型ウェル2の表面にはゲート電極5岁よび低抵抗層25が設けられているので、n-型半導体領域8は、ゲート電極5と低抵抗層25の間の領域のみに形成される。

【0124】その後、フォトレジスト28を除去した・後、n チャネル型MISFETQn、pチャネル型MISFETQn、pチャネル型MISFETQpのそれぞれのゲート電極6の側壁にサイドウォール・スペーサ10を形成する。そして、対記することにより、対記図27に示すMISFET構造が得らる。このサイドウォール・スペーサ10は、ゲート電極6とその両側の段差を緩和する作用がある。

【0125】 通常、LDD構造のMISFETを形成するには、ゲート電極を形成した後、まず、低不純物濃度の半導体積極、p-型半導体積極、p-型半導体積極、p-型半導体積極、カー型半導体積極、カー型半導体積極、カー型半導体積極(カー・型半導体積極)を形成する。し、このような方法では、低不純物濃度の半導体積極(カー型半導体積極、p-型半導体積極)に加えられる熱助理が多くなり、この半導体積極中の不純物がより拡熱の理が多くなり、この半導体積極中の不純物がより拡充の、短チャネル特性に優れたMISFETが得られにくい。

【0126】これに対し、本実施例の製造方法では、高不純物漁度のn・型半導体領域11、p・型半導体領域13を形成した後の工程で、低不純物漁度のn・型半導体領域8、p・型半導体領域9を形成するので、n・型半導体領域8、p・型半導体領域9に加えられる熱処理が少なくなり、短チャネル特性に優れたMISFETを得ることができる。

【0127】 なお、本実施例のn-型半隣体領域 8、 p-型半導体領域9は、そのpn接合がn+型半導体領域11、n型半導体領域12や、p+型半導体領域13よりも浅い位置に形成されていてもよい。

【0128】(実施例8)図32は、本発明の実施例8である半導体集積回路装置の要部を示す断面図である。【0129】本実施例は、情報の書込み、あるいは消去を電気的に行う不揮発性メモリに通用した例である。この種の不揮発性メモリの例として、情報を電気的に書き込み、場外線で消去するEPROM、あるいは情報の書込みおよび消去を電気的に行うEEPROMなどがある。

【0130】図32の左側に示すnチャネル型MISFETQnは、周辺回路の一部を構成するもので、前記実施例1のnチャネル型MISFETQnと同じ構造で構成されている。また、図示はしないが、周辺回路の他の一部は、前記実施例1と同じ構造のpチャネル型MISFETQpで構成されている。

【0131】図32の右側に示すnチャネル型MISFETQvは、本実施例の不揮発性メモリのメモリセルであり、p-型ウエル2の表面に設けた第1ゲート語録限30を介してその上部にフローティングゲート31を設け、このフローティングゲート31の上部に第2ゲート発験 32を介してコントロールゲート33を設けたMISFET機造で構成されている。

【0132】上記nチャネル型MISFETQvのソース領域、ドレイン領域は、周辺回路のnチャネル型MISFETQnと同じ構造で構成されているが、n-型半導体領域8Aの不純物造度は、nチャネル型MISFETQnのn-型半導体領域8Aの不純物造度は、n・型半導体領域8Aの不純物造度は、1019atoms/cm3~1020atoms/cm3程度、あるいはnチャネル型MISFETQnのn+型半導体領域11の子純物造度に近い造度であり、これによって、情報の書込み、消去および読出し動作を効率よく行なうことができる。

【〇133】本実施例の不搾発性メモリによれば、メモリセルを構成するnチャネル型MISFETQv、周辺回路を構成するnチャネル型MISFETQn、pチャネル型MISFETQn、pチャネル型MISFETQpのそれぞれのソース領域、ドレイン領域の寄生容量を減少させることができるので、高速のメモリ動作をする不揮発性メモリが得られる。

【0134】また、本実施例では、nチャネル型MISFETQvのn・型半導体領域11、n型半導体領域12と、nチャネル型MISFETQnのn・型半導体領域11、n型半導体領域12とは同一の構造、同一の不・物濃度で構成されているので、同一の工程で形成することができる。

【0135】なお、メモリセルを構成するnチャネル型 MISFETQVの場合、ソース領域側のn-型半導体 領域8Aと、ドレイン領域側のn-型半導体領域8Aの 不純物濃度は異なるものであってもよい。

【ロ136】また本実施例でも新記実施例と同様に、ゲート電極6、フローティングゲート31とコントロールゲート33の側面に変化シリコン膜(図示せず)とMISFETQnとQvの上部を覆う変化シリコン膜(図示せず)が構成されている。これによって、水分がフローティングゲート31に侵入して発生するデータ保持特性の劣化を防止することができる。

【0137】 さらに第2ゲート絶縁膜32を室化シリコン膜を含む検層膜で形成することにより、フローティングゲート31の周囲を室化シリコン膜で覆うことができ

るので、さらにチータ保持特性を向上することができ る。

【0138】(実施例9)図33は、本発明の実施例9である半導体集接回路装置の要部を示す断面図である。【0139】本実施例で使用する半導体基板1は、nチャネル型MISFETQn、pチャネル型MISFETQn、pチャネル型MISFET技ののそれぞれのソース領域、ドレイン領域の底部に接するように絶縁層35を設けた、いわゆるSOI(Silicon On Insulator)構造で構成されている。

【0140】本実施例によれば、半導体基板1をSOI 構造で構成したことにより、nチャル型MISFET Qn、pチャネル型MISFETQpのそれぞれのソース領域、ドレイン領域の空芝層の広がりを抑制することができるので、先の実施例のMISFET構造よりもさらに寄生容量を低減することができる。

【0141】(実施例10)図34は、本発明の実施例 10である半導体集積回路装置の要部を示す断面図、図 35は、実施例10の半導体集積回路の等価回路図であ る。

【 0 1 4 2 】本実施例は、スタティックR A M ( S R A M) のメモリセルに適用した例であ る。

【0143】図35に示すように、本実施例のSRAMのメモリセルは、ロチャネル型の負荷用MISFETQd1とで構成されるインパータ回路INV1と、ロチャネル型の取動用MISFETQd2とロチャネル型の駆動用MISFETQd2とで構成されるインパータ回路INV2というなるフリップフロップ回路、およびロチャネル型である一対の転送用MISFETQt1、Qt2の6素子で構成されている。

【0145】SRAMに要求される特性は、高速動作、および a 線に対する記憶情報の安定保持である。高速動作を行なうには、データ線の寄生容量(Cdl, Cd2)を 減少させ、さらにMISFETの駆動能力すがわちチャネル電流を増加することが必要である。また、記憶情報 の安定保持のためには、記憶ノードの寄生容量(C1, C 2) を増加させることが必要である。

【0147】図34は、上記SRAMのメモリセルの断面図である。SRAMの周辺回路を構成するMISFE Tは、メモリセルを構成するMISFETと実質的に同じ構成であるため、その図示は省略する。

し構成であるため、その図示は省略する。 【O 1 48】メモリセルのインパータ回路(I N V 1, I N V 2 )を構成する負荷用M I SFET Q p(Q p 1, Q p 2 )は、前記実施例3のp チャネル型M I SFET Q p(図 1 5参照)と同じ構造で構成され、駆動用M I SFET Q d(Q d 1, Q d 2)は、前記実施例3のn チャネル型M I SFET Q n(図 1 5参照)と同じ構造 で構成されている。

【0149】すなわち、nチャネル型である駆動用MISFETQd1,Qd2のソース領域、ドレイン領域は、低不純物濃度のn-型半導体領域8、高不純物濃度のn・型半導体領域11を取り囲む n型半導体領域12で構成され、さらに、p-型ウエル2よりも不純物濃度の高いp型半導体領域20年間では、n-型半導体領域20年間では、19が、ゲート電極6の下部のチャネル領域2中型半導体領域8、n型半導体領域12およびn+型半導体領域8、n型半導体領域12およびn+型半導体領域11の全体を取り囲むように形成されている。

【0 1 5 0】 p チャネル型であ る負荷用M I S F E T Q p 1 , Q p 2 のソース領域、ドレイン領域は、低不純物 濃度の p - 型半基体領域 9 および高不純物濃度の p + 型 半基体領域 1 3 で 様成され、さらに、 n - 型ウエル 3 よりも不純物濃度の高い n 型半基体領域 2 0 が、ゲート電 を 5 0 下部の チャネル領域、 p - 型半基体領域 9 および p + 型半基体領域 1 3 の全体を取り囲むように形成されている。

【0 1 5 1】上記のように構成されたメモリセルによれば、先の実施例と同様、n-型半導体領域8(駆動用MISFETQd1,Qd2)、p型半導体領域9(負債所MISFETQp1,Qp2のそれがあることができるので、動動用MISFETQd1,Qd2、負荷用MISFETQp1,Qc2のそれぞれのチャネル電流を増加させることができ、また、p型半ルの領域19、nを型半導な領域20を設けない場合にクレインス領域、n型半半イン領域の接合容量が増加し、記憶に接り一下の寄生合を(C1,C2)が増加し、記憶情報の安全保持が可能となる。

【0152】上記MISFETQp1,Qp2は負荷として使用するので、必ずしもチャネル電流を増加させる必要はないが、周辺回路を構成するpチャネル型MISFETの高速動作を実現する場合は、チャネル電流を増加させる必要がある。この場合は、対記実施例4のpチャネル型MISFETQpと同様、ソース領域、ドレイン領域を高不託物造度のp+型半導体領域13と、このp+型半導体領域13を取り囲むように設けられたp型

半遅休領域23と、上記 p型半導体領域23とゲート電極6の下部のチャネル領域との間に設けられた低不純物温度の p- 型半導体領域9とで構成することにより、 p-型半導体領域9の寄生抵抗を減少させることができっ

● 1 5 3 】 また、メモリセルの n チャネル型M I S F E T (駆動用M I S F E T Q d 1 , Q d 2 )の下部に設けられる p 型半導体領域 1 9 と周辺回路の n チャネル型 M I S F E T の下部に設けられる p 型半導体領域 1 9 に 数 は び メモリセルの p チャネル型 M I S F E T Q p 1, Q p 2 )の下部に設けられる n 型 半導体領域 2 0 と周辺回路の p チャネル型 M I S F E T Q p 1, Q p 2 )の下部に設けられる n 型 半導体領域 2 0 は、 それぞれの下部に設けられる n 型 半 導体領域 2 0 は、 それぞれの下部に設けられるが、記憶 ノードの寄生 音 動してもに増加させるために、 それぞれ別工程で形成してもよい。

【〇155】本実施例では、半導体基板上に形成された 5個のMISFETでメモリセルを構成したSRAMに 適用した場合について説明したが、半導体基板上に形成 した4個のnチャネル型MISFETと、このnのnチャネル型MISFETを複う絶縁膜上に形成した2のののnチャネル型MISFETでメモリセルを構成した5RAM において、半導体基板上に形成した4個のnチャネル型 MISFETを本発明のMISFET構造で構成しても よい。さらには、DRAMあるいは強誘電体から構成 れたFRAMのメモリセルの転送用MISFETでよれ らの周辺回路を構成するMISFETに適用してもよ

【0156】(実施例11) 本実施例によるウエルの製造方法を図36~図39を用いて説明する。

【0157】まず、図35に示すように、p-型半等体 基板1の主面に熱酸化法(L0C0S法)で素子分離用 の厚いフィールド链線は4を形成した後、フィールド链 線膜4で囲まれたアクティブ領域の表面に清浄なゲート 鍵線膜5を形成する。

【0 1 5 8】 次に、図3 7 に示すように、半導体基板 1 の一部 (n - 型ウェル3 を形成する領域) をフォトレジスト 4 0 で覆し、他の一部 (p - 型ウェル2 を形成する領域) にイナン注入技術でホウ素を注入する。ホウ素は、加速エネルギー2 2 0 以 k e V ← 3 0 0 k e V ← 1 0 1 2 at ons/cm2 ~ 1 0 13 at ons/cm2 程度注入する。

【0 159】次に、フォトレジスト40を除去した後、

図38に示すように、半導体基板1の一部(p-<sup>-</sup>型ウエル2を形成する領域)をフォトレジスト41で預い、他の一部(n-型ウエル3を形成する領域)にイオン注入技術でリンを注入する。リンは、加速エネルギー200 keV-300 keV-30 Com2/cm2 ~1013atoms/cm2 2程度注入する。

[0160] あるいは、全面にホウ素を注入した後に、p-型ウエル2の形成領域をフォトレジスト41で覆い、リンを注入してn-型ウエルを形成してもよい。この場合、n-型ウエルに注入されたホウ素をうち消すようにリンを注入する。または、フォトレジスト41を栄去し、全面にホウ素を注入してもよい。

【0 1 6 1】 さらには、上記とは逆に n- 型ウエル3の 形成積極をフォトレジスト40で覆い、ホウ素を注入し てp- 型ウエル2を形成するようにしてもよい。

【0152】その後、フォトレジスト41を除去した後、図39に示すように、半降体基板1を1000℃~1050℃を熱処理してホウ素およびリンを引き延ばし拡散させることにより、p-型ウエル2A、n-型ウエル3Aを形成する。

【0 1 63】このように、本実施例では前記実施例1とは異なり、まず、半導体基板1の主面にフィールド絶縁 関4を形成し、その後にp-型ウエル2A、n-型ウエル3Aを形成する。

【0164】図40は、本実施例の方法で形成した p-型ウェル2Aと、実施例1の方法で形成した p-型ウェル2のそれぞれの不純物濃度分布を示すグラフ図である (n-型ウェル3A、n-型ウェル3の場合もほぼ同様の結果が待られるため、その図示は省時する)。

【ロ165】図示のように、実施例1の方法では、ウエル表面の不純物温度が最も高く、深くなるに従って不純物温度が低くなる。そのため、ラッチャップ耐性を強くするために不純物温度を高くすると、MISFETのチャネル領域が形成される表面の不純物温度が高くなりすぎて、しきい値電圧の制御が困難になってしまう。

[0156] これに対し、本実施例の方法では、ウエル表面の不純物漁度よりも所定の深さの不純物漁度の方が高くなるので、表面の不純物漁度を高くすることなく、ラッチアップ耐性を向上させることができる。

【0167】また、本実施例の方法では、チャネル領域の下部の不純物濃度を高くでき、この高不純物濃度積減が先の実施例のp型半導体領域19(n-型ウエル3の場合は、n型半導体領域20)と同じ働きをするので、短チャネル特性を向上させることができる。さらに、本実施例のウエル構造と先の実施例のp型半導体領域20)とを(n-型ウエル3の場合は、n型半導体領域20)とをはあ合わせれば、短チャネル特性をさらに向上させることができる。

【0 1 6 8】 (実施例 1 2) 本発明のMISFET構造

を形成するのに好適な半導体基板の製造方法を図 4 1~ 図 4 3を用いて説明する。

【0170】次に、図42に示すように、半導体基板1を900℃~1000℃で熱処理して上記不純物を引き延ばし拡散することにより、半導体基板1の主面に高不純物濃度のp+型半導体領域(リンを注入した場合はn+型半導体領域)50を形成する。

【0171】次に、図43に示すように、エピタキシャル成長技術により、上記 p・型半導体領域50の表面に半導体層51は、不純物を含まない、あるいは100-cm程度の低温度の不純物を含んだものとする。その後、この半導体層51の主面に対記いずれかの実施例の方法でロチャネル型MISFETQn、pチャネル型MISFETQnを形成する。

【0172】図44は、本実施例の方法で形成した半導体層51を有する半導体基板1の不純物遺度分布を示すグラフ図である。

【ロ173】従来、MISFETのラッチアップ耐性を 強くする半導体基板構造として、0.01Ωーの程度の高 濃度の不純物を含む半導体基板の表面にエピタキシャル 成長技術により単結晶シリコン層を形成した半導体基板 が使用されている。

【0174】しかし、このような半導体基板を使用した場合は、半導体基板の表面から放出された不純物が半導体基板の表面に付着するのを防止するために、エピタキシャル成長技術により単語品シリコン層を形成する際、あるいはその後のウエハブロセスにおいて、半導体基板の表面に不純物の放出を防止する酸化シリコンなどの発起限を形成する必要があり、これが半導体基板の価格を上げる要因となっている。

【0175】これに対して、本実施例の半導体基板1においては、その不純物濃度を下げることができるので、 要面から放出される不純物量を少なくすることができる。従って、要面に絶縁膜を形成する工程が不要となり、その分、製造コストを低減することができる。

【0176】(実施例13)図45は、本発明のMIS FETを用いたLSIの完成状態の一例を示す断面図である。

【0177】例えば比抵抗が0.01Ω-cm程度の高温度のp型不純物を含んだ半導体基板50の表面には、10Ω-cm程度のp型の半導体層61がエピタキシャル成長技術により形成されている。この半導体層61の表面には、p-型ウエル2、n-型ウエル3が形成されて配

り、 p - 型ウェル2、 n - 型ウェル3のそれぞれの表面には、素子分離用のフィールド絶縁期4が形成されている。

【0179】一方、ロチャネル型MISFETQpは、ゲート絶縁膜5を介してn-型ウエル3の主面上に形成されたゲート電極6と、n-型ウエル3に形成されたのかを描しまれたサード電極6と、ゲート電極13と、ゲート電極70年間に放成されたサイドウォール・スペーサ10回極6部に放置し、上記p・型半導体領域13のそが一下で部のチャネが領域9とで構成された低不純物温度のト型半導なびp・型半導体領域13のそれでも次が一下部には、高融点金属あるいはそのシリサイドからなる低抵抗層25が形成されている。

【ロ180】上記のチャネル型MISFETQののソース領域、ドレイン領域の一方とのチャネル型MISFE TQののソース領域、ドレイン領域の一方とは、チタンナイトライドなどからなる局所配譲ら2を介して電気的に接続されている。

【0 1 8 1】 シリサイドからなる低抵抗層25とチタン ナイトライドなどからなる局所配数62の間には、その 接続部を除いた領域に前記実施例の室化シリコン膜が形成されている。

【D 182】上記nチャネル型MISFETQn、pチャネル型MISFETQpの上部には、ホウ素またはチャネル型MISFETQpの上部には、ホウ素またはこのあるいはその両方を含む酸化シリコン膜、またはこの酸化シリコン膜と他の絶縁膜との様々関からなる絶縁膜53がCV D法により堆積されている。この絶縁膜53の表面は、化学的機械的研磨法(CMP法)などの平坦化技術によって平坦化されている。

【0183】上記絵縁映53の上部には、第1層目の配 線64(54A, 64B, 54C)が形成されている。 配線64は、絶縁映53に開孔した接続孔55を通じて nチャネル型MISFETQn、pチャネル型MISF ETQpのゲート電極5、ソース領域またはドレイン領域に接続されている。

【0184】 また、上記配線64は、接続孔65の内部 では、例えば下層から順にチタン、チタンナイトライ ド、タングステンを徒層した塔電限で構成されており、 絶縁膜 50上では、下層から順にチタンナイトライド、 アルミニウム を主成分とする低低抗層、チタンナイトラ イドを様層した準電膜で構成されている。

【0185】上記配線54の上部には、酸化シリコン 関、またはこの酸化シリコン関と他の絶縁膜との経層膜 がらなる第1層目の層間絶縁膜55がCVD法により地 徒されている。この層間絶縁膜55の表面は、化学的機 傾的研磨法などの平坦化技術によって平坦化されてい る。

【0186】上記層間絶縁膜65の上部には、第2層目の配線67(67A,678)が形成されている。配線57は、層間絶縁膜65に開孔した接続孔65を通じて第1層目の配線64に接続されている。配線67は、第1層目の配線64と同じ構造である。あるいはアルミニウムの代わりに銅(Cu)を主成分とするものであってもよい。

【0187】上記配線67の上部には、酸化シリコン 膜、またはこの酸化シリコン膜と他の途縁膜との積層膜 からなる第2層目の層間絶縁膜69がCVD法により地 様されている。この層間絶縁膜69の表面は、化学的機 焼的研磨法などの平坦化技術によって平坦化されてい る。

【0188】上記層間絶縁既59の上部には、第3層目の配線70が形成されている。配線70は、層間絶縁既69に開孔した接続孔71を通じて第2層目の配線57に接続されている。配線70は、第1層目の配線54と同じ構造である。あるいはアルミニウムの代わりに銅

(Cu)を主成分とするものであってもよい。 【0189】上記配線70の上部、すなわち半降体基板 1の最上層には、パッシペーション膜72が設けられている。パッシペーション膜72は、酸化シリコン膜または変化シリコン膜、あるいはそれらの検層膜により構成されている。パッシペーション膜72の開孔73から露

さいている。ハッンペーション映/2の開北73から露出した配線70の一部はボンディングバッド70Aを構成している。

【0190】以上、本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は前記実施例に限定されるものではなく、その要管を達取しない範囲で種々変更可能であることはいうまでもない。

【O 191】 前記各実施例のn チャネル型M I SFET、 p チャネル型M I SFETは、それらを種々各々組み合わせた構成としてもよい。例えば、実施例3のn チャネル型M I SFETと実施例2のp チャネル型M I SFETとを組み合わせて相補型M I SFET (CM I SFET) を構成してもよい。

[0192]

【発明の効果】本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。

【0193】本発明によれば、MISFETのチャネル 領域に接する半導体領域の寄生抵抗を選少させることが できるので、チャネル電流を増加することができる。

【0194】本発明によれば、MISFETのソース領域、ドレイン領域の寄生含量を選少させることができる。

【O 1 9 5】従って、本発明によれば、高速、高性能のMISFETを搭載した高性能のLSIを待ることができる。

【ロ196】本発明によれば、MISFETのパンチスルーを抑制して短チャネル効果を低減することができるので、微細で高速、高性能のMISFETを得ることができる。

【ロ197】本発明によれば、MISFETの寄生抵抗、寄生容量を安定に減少させることができる。

#### 【図面の簡単な説明】

【図1】本発明の実施例1である半導体集積回路装置の要部を示す断面図である。

【図2】実施例1のMISFETに形成される寄生抵抗を示す説明図である。

【図3】MISFETの不純物過度分布を示すグラフ図である。

【図 4】MISFETのゲート寸法に対するしきい値電 圧の依存性を示すグラフ図である。

【図5】MISFETのゲート寸法に対するチャネル電流の依存性を示すグラフ図である。

【図 6】実施例 1 のMISFETの製造方法を示す断面 図である。

【図7】実施例1のM!SFETの製造方法を示す断面図である。

(図8) 実施例1のMISFETの製造方法を示す断面 図である。

□[図9]実施例1のMISFETの製造方法を示す断面 図である。

図じの つ。 【図10】実施例1のMISFETの製造方法を示す断 面図であ る。

【図 1 1】実施例 1 のM ! SFETの製造方法を示す断面図である。

【図12】本発明の実施例2である半導体集積回路装置の要部を示す断面図である。

「図13] 実施例2のMISFETの製造方法を示す断面図である。

【図 1 4】実施例2のM | SFETの製造方法を示す断面図である。

【図15】本発明の実施例3である半導体集機回路装置の要部を示す断面図である。

【図16】実施例3のMISFETの製造方法を示す断面図である。


【図 1-7】実施例3のMISFETの製造方法を示す断面図である。


- 【図 1 8】本発明の実施例 4 であ る半導体集積回路装置 の要部を示す断面図である。
- 【図19】実施例4のMISFETの製造方法を示す断 面図である。
- 【図20】本発明の実施例5であ る半導体集積回路装置 の要部を示す断面図である。
- 【図21】実施例5のMISFETの製造方法を示す断 面図である。
- 【図22】実施例5のMISFETの製造方法を示す断 面図である。
- 【図23】実施例5のMISFETの製造方法を示す断 面図である。
- 【図24】実施例5のMISFETの製造方法を示す断 面図である.
- 【図25】実施例5のMISFETの製造方法を示す断 面図である。
- 【図 2 6】本発明の実施例 6 である半導体集務回路装置 の要部を示す断面図である。
- 【図27】本発明の実施例7であ る半導体集積回路装置 の要部を示す断面図である。
- 【図28】実施例7のMISFETの製造方法を示す断 面図である。
- 【図29】実施例7のM!SFETの製造方法を示す断 面図である。
- 【図30】実施例7のMISFETの製造方法を示す断 面図である.
- 【図31】実施例7のMISFETの製造方法を示す紛 面図である。
- 【図32】本発明の実施例8であ る半導体集積回路装置 の要部を示す断面図である。
- 【図33】本発明の実施例9であ る半導体集積回路装置 の要部を示す断面図である。
- 【図 3 4】本発明の実施例 1 0 であ る半導体集積回路装 置の要部を示す断面図である。
- [図 3 5] 実施例 1 0 の S R A M の メモリセルの等価回 路図である。
- 【図 3 5】本発明の実施例 1 1 であ るウエルの製造方法 を示す断面図である。
- 【図37】本発明の実施例11であ るウエルの製造方法 を示す断面図である。
- 【図38】本発明の実施例11であ るウエルの製造方法 を示す断面図である。
- 【図39】本発明の実施例11であ るウエルの製造方法 を示す断面図である。
- 【図 4 0】実施例 1 1 のウエルの不純物濃度分布を示す グラフ図であ る。
- 【図 4 1】本発明の実施例 1 2 であ る半導体基板の製造 方法を示す断面図である。
- 【図42】本発明の実施例12であ る半導体基板の製造 方法を示す断面図である。


- [図 4 3] 本発明の実施例 1 2である半導体基板の製造 方法を示す断面図である。
- [図 4 4] 実施側 1 2の半導体基板の不純物濃度分布を 示すグラフ図である.
- [図 4 5] 本発明の実施例 1 3 であ るM I SFETを用 いて製造されたLSIの完成状態の-例を示す断面図で ある.
- 【図 4 5】従来技術のMISFETに形成される寄生抵 抗を示す説明図である。
- 【図47】従来技術のMISFETに形成される寄生抵 抗を示す説明図である。
- [符号の説明] 1 半導体基板
- 2 p-型ウェル
- 2A p-型ウエル
- 3 n-型ウェル
- 3A n-型ウェル
- 4 フィールド絶縁膜
- 5 ゲート絶縁膜
- ゲート電極 5
- チャネルストッパ層
- B U- 型未茂体傾向
- 8A n-型半導体領域
- 9 p-型半導体領域
- 10 サイドウォール・スペーサ
- 10A サイドウォール・スペーサ
- 11 n+型半導体領域
- 12 n型半導体領域
- 13 中 型半導体領域
- 14 キャップ絶縁膜
- 14A キャップ絶縁膜
- 15 フォトレジスト
- 16 フォトレジスト 17
- D型半導体領域 18 n型半塔体領域
- 19 p型半導体領域
- 2 0 n型半導体領域
- 2 1 フォトレジスト
- 22 フォトレジスト
- 23 D型半導体領域
- 24 フォトレジスト
- 25 低抵抗層
- 25A シリサイド層 25 高融点金属膜
- 27
- フォトレジスト 28 フォトレジスト
- 30 第1ゲート絶縁膜
- 3 1 フローティングゲート
- 32 第2ゲート銃縁膜
- 33 コントロールゲート


35 掩縁層 フォトレジスト フォトレジスト p・型半導体領域 40 4 1 50 未茂体图 5 1 半導体基板 60 61 半導体層 62 局所配線 63 絶縁膜 64 記錄 54A 配線 54B 配線 640 配線

55 接続孔 56 層間絶縁限 57 配線 57A 配線 57B 配線 58 接続孔 59 層間絶縁限 70 配線 70 配線 70 配線 71 接続孔 72 バッシベーション限 73 開孔














S 6






[**3**8]

/B 4










[図10]

国 10
















图 14




### (B 16)

ra i




[図18]

凤 18




# [図13]

图 13




[図15]

图 15




【図17】



[219]


図 19




[229]


[図33]


[図37]






Ø 33







[図35] **阅** 35




[B38]



[241]



[⊠39] **E** 39





[242]

居 42

[図43]


团 43






[8 4 4]


E 14





[245]

A 46



識別記号

庁内整理番号

[図47]

图 47

フロントページの続き

(51)Int.CI.6 HO 1 L 27/092

21/8244

27/11

21/8247

29/788

29/792

HO1L 27/10 29/78

381

301 X 371

(72)発明者 谷口 泰弘

東京都小平市上水本町5丁目20番1号 株式会社日立製作所半導体事業部内

(72)発明者 奥山 幸祐

東京都小平市上水本町5丁目20番1号 株式会社日立製作所半導体事業部内

技術表示箇所